技术需求背景

电子设计自动化（EDA）技术经过了四十几年的发展，针对电子设计流程中某一专门领 域的设计与验证工具，例如 FPGA 设计、原理图与 PCB 设计、DSP 算法仿真等已经发展 得相当成熟，自动化程度越来越高，使用也变得越来越简便快捷。但与此形成对比，对于移动计算、物联网、多媒体处理、数据挖掘、机器学习、虚拟现实等领域的复杂电子系统以及支持系统运行软硬件的设计，由于可选择的IP或芯片以及相关的软件、硬件实现方案越来越多样、同时设计约束条件（例如实时性、功耗、成本与物理尺寸等）越来越苛刻，项目研发团队普遍面对关键性能指标无法满足应用要求、设计周期过长错失市场时间窗口、研发费用过高超出预算成本的问题或风险，需要智能化的电子系统设计工具帮助项目研发团队准确、快速的完成电子系统的整体架构设计。

随着单个硬件与软件部件设计能力和可靠性的提高，导致上述问题或风险的主要原因不再是单个部件的设计缺陷，而是硬件/软件或各子系统之间的协同不当等系统级问题所引起。为了解决这个问题，一方面，在设计方法上，要求在项目的前期阶段进行系统级别上的规划、分析与优化，确保后续详细设计持续保持满足应用需要；另一方面，在设计工具的选取上，需要选择一款具备智能技术的电子系统级设计仿真能力的设计自动化工具，通过构建高抽象层次的事务级模型（Transaction Level Model, TLM）搭配周期精确模型（Cycle Accurate Model, CAM）完成电子系统的建模，并完成系统架构设计、硬件平台选择、软件与数据流规划、硬件/软件任务协调与划分方案等内容，从而在系统设计前期，充分地暴露出潜在问题并提前进行修正，满足系统应用要求、降低成本、抢占市场先机。

VisualSim®功能概述

VisualSim®是专门用于电子系统规约设计、系统性能分析与规约验证的系统工程学智能化解决方案。VisualSim®使用图形化环境来构建诸如分布式/网络化处理或控制系统，并行处理系统、或基于SoC/SoPC的高性能嵌入式电子产品的系统实现方案模型。借助VisualSim® 独有的快速系统原型模型开发技术，设计团队在项目开发的早期阶段即可对一个电子系统的不同硬件、软件实现方案进行性能、成本、功耗等的关键因素的研究分析与评估，验证和优化系统设计规约，得到能够满足全部约束条件的最优系统实现方案。

作为一款完整的电子系统级建模、架构设计与性能分析工具，VisualSim®通过其独有的参数化组件库建模技术以及多抽象层次模型混合仿真技术，在统一的图形化环境中快速实现对系统硬件资源及嵌入式软件的行为和性能建模，并据此进行事务级（TL）或时钟精度级（CA）仿真。VisualSim®的仿真报告依照系统工程师的定制要求给出，依据这些报告，系统工程师可以确定所设计的系统是否按照设想的流程或方式工作，性能是否达到预计的要求，并可以通过仿真参数扫描来定位设计方案的瓶颈所在，以便进一步进行系统规约的 优化。

VisualSim®提供完整的用于TL或CA建模的建模组件库。建模组件库中的模型组件是专门针对事务级系统建模而抽象定义出来的，所有组件均已经预先编译好，并经过面向仿真器的全面优化以提高仿真性能。VisualSim®组件库中提供预定义的参数化模型组件，包括事务激励发生器（Traffic Generator）库、事务流程定义与处理库、通道与队列资源库、时钟精度级硬件模型模板库、数学运算库、脚本与接口库、结果输出与统计分析库、应用算法库等。

VisualSim®不仅支持直接使用建模组件库中各种组件进行快速系统架构建模，同时允许用户自己开发定制组件或者导入已有的 C/C++、SystemC、Java 以及 Verilog 模型。在VisualSim®环境中允许创建和仿真所有层次的事务级模型。

VisualSim®环境中创建的模型直接在经过优化的VisualSim®仿真器中进行事务级或时钟精度级仿真。VisualSim®模型的执行结果完全依照模型设计者的需要定制给出，包括能够反映各类系统层面的性能指标的仿真报告、以及系统任务的运行工况图。借助于上述模型仿真结果，系统工程师或架构师可以评估设想方案的功能和性能特性。对于仿真结果不满足要求的设计方案，通过在图形化环境中调整系统模型的（全局）参数、改变 输入激励方案、更改模型组件的拓扑结构等，可以快速实现“剧烈”的软硬件架构变化，以What-if 分析方式进行系统性能、功能、功耗等设计要求之间的优化平衡。

确认满足设计要求的 VisualSim®模型即是 VisualSim®的输出结果，这是一个可视化、可执行的系统规约。VisualSim®将既往模糊的系统设计经验转变为可视化的动态模型来表达，这个可执行规约能够确认设计需求、设计约束的合理性，验证设计方案的正确性，并为后续系统方案的扩展升级或新方案设计提供科学的、可重用的参考依据。此外，VisualSim® 模型还能够生成用于实现阶段的验证用测试向量集与断言。

VisualSim®模型执行结果

与Matlab/Simulink、SPW等用于算法仿真分析的设计工具不同，VisualSim®系统仿真模型的关注焦点在于对系统任务的控制流程、处理流程，数据流通路等硬件-软件协同实现方案的设计和优化上。

VisualSim®的系统模型能够为设计团队提供如下的两大类模型执行结果。

1.系统整体工况

VisualSim®系统模型给出的第一类执行结果是系统各部分的运行工况图。例如，系统软件任务在不同硬件处理资源中的活动运行图、数据流在硬件传输资源中的活动运行图、流水线结构处理工况图等。

系统运行工况图可以直观地、动态地反映系统工作时的整体时序信息。借助系统运行工况图，项目的硬件设计团队和软件开发团队可以非常方便地进行沟通，了解彼此的设计思路，讨论并推演不同设计方案的可行性，发现潜在的系统设计问题并及时进行调整。例如：运行于想定的硬件平台上的软件部署方案是否按照预想的时序运行？系统的各硬件资源或软件任务之间是否存在竞争或冲突情况？这些冲突对系统整体性能的影响是什么？

VisualSim®使这种有效的沟通在项目研发的早期就开始了，而且是在系统整体的层面 上进行的，而不是拘泥于底层的实现细节。

2.系统性能指标

VisualSim®系统模型给出的第二类仿真结果是系统层面的性能指标。例如：实时系统的全系统处理耗时、实时控制系统的端到端响应延时、多任务调度机制形成的任务执行延时（Latency）、总线或网络的端到端传输延时、总线控制器或网络交换结构的仲裁机制所带来的传输延时、（多）处理器利用率、总线或网络的传输利用率、缓冲利用率、系统或单元模块的功耗等。

系统的性能指标给出的主要是量化的仿真结果。与传统的代码级仿真验证工具不同，事务级系统仿真工具给出的量化结果不是专注于某个具体信号的具体波形数值，而是对所建模的系统模型本身的特性的客观反映。鉴于系统级设计可以有多种层次和多种形式，因此系统层面的指标体系也是多种多样的，系统建模者应根据其关注点进行合理选择。

借助VisualSim®系统模型给出的上述处理、传输或资源特性，系统工程师可以掌握系统的实际动态工作负荷情况，并据此合理选择核心处理器件的类型、并行处理所需的器件数量、网络/总线资源的类型和所需数量等。

通过比较和分析不同实现方案的模型执行结果，可以针对系统的成本、体积或重量等特 定约束条件进行优化设计。

VisualSim®核心价值

作为一款高性能智能化电子系统设计工具，VisualSim®中集成了大量的标准模型库和覆盖计算机系统、高速通信网络、系统芯片等广泛应用领域的建模案例。这些模型和案例是业界设计的知识集合。借助VisualSim®中提供的高效仿真引擎，按照事务级仿真和事务级/周期级混合仿真的有效方法，项目团队可以容易的把目标应用和VisualSim®中提供的丰富知识结合起来，完成对目标应用系统及软硬件实现的理解和分析，实现在巨大的设计搜索空间中，智能而迅速的找到一个“正确且适用”的产品架构，避免由于前期系统设计阶段错误而导致的产品实现失败，避免性能不达标设计（Under-design）或者盲目的超裕量设计（Over-design）。相比基于SystemC等编程语言的传统系统级设计方法，VisualSim®能够帮助设计人员将精力集中到建模本身和理解、分析目标应用上，最大限度的释放设计人员的智慧，将模型开发周期从数月缩短至数天，既保证了传统保证了产品从需求分析到设计实现的连贯性，又保证电子产品的样机首次设计成功率。

国内外计算机、半导体、网络和国防技术等广泛应用领域的大量用户选择VisualSim®作为系统级设计工具。VisualSim®解决方案为客户提供的核心价值：通过将既往模糊的系统设计经验表述为可视化的可执行系统规约；在系统总体架构层面上进行快速的产品成本、性能和功耗的综合评估；为优化和差异化产品设计创新提供便利，帮助用户在系统设计早期智能化的进行最佳决策。

VisualSim®方法学

1. 从实践中学习（Learning by Doing）

复杂的系统架构设计必然是一个从模糊到具体的过程，即从初步的方案设想演进为可信的系统规约，这个过程需要花费时间。在VisualSim®中，系统模型设计（建模）的过程本身实际上就是对设想架构的研究、思考和细化的过程，这是一个交互的过程：在 VisualSim® 中用建模的方式描述你的架构方案设想；VisualSim®模型仿真结果回答你所关注的问题；分析这些结果，了解系统特性及其影响因素；评估是否需要对模型进一步改进、优化或细化，再次执行仿真。

在使用 VisualSim®进行系统的硬件与软件协同设计的，模型设计者与模型之间的互动作用是非常显著的：在建模之初，建模者引导模型的构建，随着建模工作的不断深入，建模过程会引导建模者不断进行新的思考：当前的模型执行结果说明了什么？是否需要进一步修改、细化模型？如何进一步细化模型？这种模型设计者与模型之间的交互会一直持续，直至系统模型完成，即系统设计方案形成。

在 VisualSim®中，系统建模的过程本身就是对系统架构进行定义、设计和研究的过程，也是模型设计者整理自己设计思路的过程，而建模者与模型的交互则不断地帮助建模者厘清设计思路，发现系统层面的设计问题。系统设计师正是借助这种演进式的建模与仿真方法来得到明确可信的系统规约。

2. 集中精力调试而非编码（Spending Time Designing Rather than Coding）

与经典的使用 C/SystemC 编程进行事务级建模的方法不同，VisualSim®通过预定义的参数化组件库来加速建模过程：VisualSim®提供通用组件库和模型生成模板，建模工程师在图形化的环境中选择需要的模型组件，通过组装与配置这些组件来快速构建系统模型。VisualSim®组件库中很多模型的复杂程度与数万行的 C/SystemC 编码相当，并且这些模型都已经过充分的验证。

VisualSim®让用户将更多的时间用于设计、研究和尝试各种可能的系统实现方案，而不是把这些时间花费在编写、调试和验证 C/SystemC 模型代码的工作上。

3.根据需要细化模型（Go Complex Only if Needed）

VisualSim®定义了不同的建模层次，在设计的最初阶段，系统模型可以被抽象成为仅由特定时间分布的事务激励以及处理这些事务所需的延迟功能或资源来描述。之后这些延迟功能或资源可以被周期精确级模型所替换，实现更细节层次的建模。上述替换是根据设计师的意愿而有选择地进行的。VisualSim®强调建模的目的是回答真正关注的系统架构问题（Model Questions），根据 Model Questions 来合理选择建模层次，VisualSim®允许用户将不同层次的模型混合使用，只在需要时再进行模型细化。

VisualSim^®建议用户以解决真正关注的问题为重心，从简单的模型层次开始，只细化关注的部分，节省系统建模时间。